台积电Hot Chips完整演讲,解读最新异构集成技术。芯东西8月24日消息,美国时间8月22日,一年一度的行业热点大会Hot Chips于线上展开。台积电Pathfinding for System Integration副总经理余振华分享了台积电的chiplet(小芯片)和3D封装技术。具体来说,余振华回顾了SoIC(System on Integrated Chips)、InFO(Integrated Fan-out)和CoWoS(Chipon Wafer on Substrate)等台积电3DFabric技术平台的封装技术,并公布了CoWoS封装技术的路线图。台积电预计将在今年晚些时候发布第五代CoWoS-S技术,其晶体管密度将是第三代的20倍。除了3DFabric,余振华还提到了有关新型异构集成的解决方案,包括先进热处理和COUPE异构集成技术。以下是芯东西对余振华演讲的编译。
▲台积电Pathfinding for System Integration副总经理余振华
01.半导体行业正在由CMOS转向CSYS
首先余振华回顾了台积电3DFabric技术平台的细节,该技术平台包含台积电前端芯片堆叠SoIC技术和后端先进封装CoWoS和InFO技术。SoIC技术有CoW(Chip on Wafer)和WoW(Wafer on Wafer)两种键合方式。根据互连方式的不同,InFO可以分为InFO-R和InFO-L两种;CoWoS则可以分为CoWoS-S、CoWoS-R和CoWoS-L三类。余振华认为,chiplet和3D封装等技术正在开启一个新的时代,也将成为CMOS到CSYS(Complementary Systems,SOCs and Chiplets integration)、摩尔到超越摩尔的过渡。随着时间发展,台积电的先进封装技术也会从InFO和CoWoS变为SoIC和InFO、CoWoS相结合。具体来说,InFO-R/oS 2018年实现量产,针对HPC(高性能计算)升级的chiplet封装技术,铜凸点间距为130μm。由于HPC应用的发展,伴随容量和速率的提升,InFO_oS的面积和功率也随之增长。在超高性能计算系统(Ultra High Performance Compute Systems)中,余振华给出了InFO_SoIS和InFO_SoW两种技术的示意图,还附带了有关特斯拉AI Day的博客链接。